新連載 トップ・エンジニア養成コーナ 最新アナログ旧の要 / CMOS トランジスタ技術入門 ①電源℃に見る CMOS アナログ℃の最新技術 ティジタル回路の微細化ともに改善される オン抵抗 / 雑音性能 / 差動ペア特性 / 高周波特性・・ 前川貴 / 福井厚夫 Takashi Maegawa/Atsuo Fukui loT 時代 のキー テパイス P チャネル MOSFET CMOS IC は , ディジタル回路の高機能化のため に , より微細な素子が作れるように進歩し続けてい ます . 加えて , ディジタル・アナログ混在回路の需 要も増えています . それらの必要性に合わせて技術 開発がされた結果 , CMOS で作られたアナログ IC も性能が改善されています . 微細化の結果として , 意外なことに OP アンプや レギュレータなど , アナログ回路への応用で性能の ネックになっていた弱点が改善しています . スイッチング・レギュレータを例にとると , 高効 (a) インバータ (b) NAND (c) NOR 率や高出力電流の IC が作れるようになりました . P チャネルと N チャネルのどちらかは OFF. ゲート 電流もゼロなので消費電流はほぼゼロになる ・微細化により同じ面積の MOSFE 〒でオン抵抗 図 1 C MOS ロジック回路の例 相補関係 ( コンプリメンタリ ) にある P チャネル MOSFET と N チャネル ・低耐圧向けの半導体チップ上に数十 V 耐圧の MOSFET の両方を組み合わせて作るのでコンプリメンタリ MOS ・ MOSFET を作れる方法が開発された (CMOS) と呼ばれる その他にも , 微細化により特性が改善しています . 比較して , 電圧駆動の MOSFET の回路は , 消費電流 ゃ MOSFE 丁の 1 〃雑音が小さくなった を少なく抑えることができます . ・ MOSFET を差動増幅回路に使ったときのトラ CMOS ロジック回路は , 図 1 のように , 電源側の電 ッジズタのペア性が改善した 源側の P チャネル MOSFET と GND 側の N チャネル 引 C 内配線の引き回しが多層配線で改善した MOSFET を組み合わせた回路です . 論理に応じて P チャネルと N チャネルのどちらかが ON し , もう一方 電源 IC を例に , CMOS プロセスがどのように進 は OFF します . MOSFET はゲート電流が流れないの 歩してきて , アナログ特性がどのように改善してい で , 静止時消費電流は , OFF 時の漏れ電流程度と極 く編集部〉 るかを解説します . めてわずかな値にできます . この CMOS ロジック回路を使うことで , 複雑な電 CMOS の進化の基本は 子回路でも劇的に消費電流を抑えることができるよう 微細化と多層配線 になりました . 「 CMOS プロセス」と聞くと「省電力」をイメージ する人が多いでしよう . 確かに CMOS 回路は省電力 ・低消費電力を生かすと高集積化の道へ CMOS プロセスは低消費電力なので , なるべく多 ですがそれだけではありません . 現在は微細技術や多 層配線技術 , 高耐圧化などが進み , 近年の半導体回路 くの回路をまとめたほうが有利です . 単位面積当たり に不可欠な技術となっています . の回路集積度をアップするために , 微細加工と多層配 線技術が日進月歩で進められました . 2016 年現在 , 最先端では 10nm ( nm は 10 ー 9m ) プロ ・ CMOS 回路は直流電流がほぼ流れないので低消費電力 電流駆動であるバイボーラ・トランジスタの回路と セスが研究されています . 1970 年ごろの 10 ″ m ( m 116 ンタ技術 2016 年 9 月号 OUT N チャネル MOSFET

最新アナログ旧の要 / CMOS トランジスタ技術入門 非飽和領域 乙とルの比が同じなら特性は同じ あ = : 丁 : 4 % x ( 給ー ) s ー歹 52 飽和領域 → 0 = 2Z の x ( ーん ) 2 り : ドレイン電流 ル : チャネル幅 乙 にチャネル長 : 半導体中の電子の易動度 Cox: MOS キャパシタの単位面積容量 : しきい値電圧 を 5 : ゲートーソース間電圧 、 I/Q$I ドレイン一ソース間電圧 飽和点の軌跡 5 = ん 冂′ ( 0 LO 4 ・つ ') っ 4 ー 〔 Vl-u 〕 非飽和領域 給S=4. OV 飽和領域 3.5V 3. OV 2.5V 2 ℃ V 12.5V 2.0 4.0 3.0 5.0 VDS [ Ⅵ 図 2 単純化した MOSFET の特性 入出力特性を表す伝達式の中に , 物理サイズを示す [ やルが含まれている は 10 ー 6 ) プロセスと比較して , 単純な面積比でいえば , きます . なんと 1 / 18 万倍の大きさで素子が作れるようになっ 他の条件が同じなら , 微細化することで単位面積当 ています . たりの MOSFET のドレイン電流あが増加します . MOSFET のオン抵抗側は , れ = s / あで表現さ ・微細化が進むと大電流を流せる MOSFET が作れる れることから , 同じ条件であが大きくなることは , 電源や OP アンプなどのアナログ回路は数十個のト 低オン抵抗になります . ランジスタで作れるので , 集積度は高くありません . 微細化することで , CMOS プロセスの MOSFET は しかし , 微細化によるメリットはあります . オン抵抗が小さくなります . 電源 IC では高効率 , 高 MOSFET の入出力特性は図 2 のように表せます . 速応答の回路が構成しやすくなりました . 重要なパラメータにチャネル長力とチャネル幅ルが あります . 微細に加工できれば , 図 3 に示すようにま ・多層配線が MOSFET の性能を引き出す ずチャネル長力を短くできます . 次に , 単位面積内に 微細化でトランジスタが小さくなって 1 チップ上に 形成できるチャネル幅であるル長も相対的に長くで たくさん入れられるとしても , それらを相互に接続す コラム 1 MOSFET は本来 4 端子 バイボーラ・トランジスタには極性の違いで す . MOSFET の回路図記号を図 A に示します . NPN と PNP があります . それと同様 , MOSFET 記号を見てわかるように , MOSFET は本来 , 4 には , N チャネルと P チャネルがあります . 端子素子です . ただし , ディスクリート素子として MOSFET は , N チャネルと P チャネルの違いの 販売されている MOSFET の場合は , ソースとバッ ほか , 閾値曲の違いにより , 工ンハンスメント・ ク・ゲートが接続されていて , 見かけ上は 3 端子に タイプとデイプリーション・タイプに細分化できま なっています . ドレイン ソース ドレイン ソース ドレイン ソース (a) N チャネル MOS (b) P チャネル MOS (c) N チャネル MOS トランジスタ トランジスタ トランジスタ ( 工ンハンスメント型 ) ( 工ンハンスメント型 ) ( デイプリーション型 ) 図 A MOSFET の回路図記号 本来は 4 端子だが , ディスクリート素子の場合は , バック・ゲートとソースを内部で接続している ソース ゲート バック・ ゲート バック・ ゲート バック・ バック・ ドレイン (d) P チャネル MOS トランジスタ ( デイプリーション型 ) スタ技術 2016 年 9 月号 117

最新アナログ旧の要 / CMOS トランジスタ技術入門 外部入力するために , ロジック制御回路やメモリ機能 を IC に組み込む場合 , CMOS プロセスでは容易に行 うことができます . もともと CMOS プロセスは , ディジタル回路の集 積度を高くするために進歩してきました . アナログ機能と複合化して , より高機能な回路をワ ンチップ化できるようになっています . 簡単な制御機能のデジアナ混載から本格的なディジ タル回路とアナログ回路が機能的に 1 チップに集積さ れたミックスド・シグナル回路 , さらには中耐圧回路 や超低消費回路まで , CMOS プロセスでは多くのこ とが実現できるようになっています . ◆参考文献◆ (1) P. R. グレイ / R. G. メイヤー : アナログ集積回路設計技術 ( 上 / 下 ) , 培風館 , 2 開 3 年 , 第 4 版 . ( 2 ) 柴田肇 ; どんどん小さくなるトランジスタアナログ CMOS 回路 , Design Wave Magazine 2009 年 2 月号 , CQ 出版社 . が問題になります . 1 / f 雑音は , 製造技術の進歩のおかげで結晶欠陥 ゲート酸化膜厚い絶縁膜を作る ソース P 型拡散層 ゲート ドレイン LOCOS チャネル幅 N ーウェル ( 濃度が薄い ) P 型基板 ( サプストレート ) ドレインに N ーの濃度の薄いエリアを作成し , ゲート下に絶縁 膜である LOCOS(LOCal Oxidation of Si ⅱ con ) を配置する ことで電界強度を緩和し高耐圧化を図る . チャネルはゲート 幅より細く加工され , 微細技術と等価の効果があり , 低オン 抵抗化が図れる 図 8 そのままだと数 V 耐圧の M OSFET しか作れないはずの微 細プロセスにも数十 V 耐圧の MOSFET を作れる いちばん電圧が加わるゲートードレイン間に分厚い絶縁層を作り , P 拡散 層で短いチャネルを作って , 高耐圧かっオン抵抗の低い MOSFET を作る などの発生原因が減り , 以前と比較してかなり改善ま されてきています . PNP バイボーラ・トランジスタ 図 E ℃内で標準的 に使われるバイボー ラ・トランジスタの 構造 NPN トランジスタは電 流が深い所を流れる . PNP トランジスタも横 方向に流れるので浅く はない 図 F ℃内で標準的 に使われる MOSFET の構造 電流が流れるチャネル はゲート酸化膜の直下 にのみ作られるので , 結晶表面の影響を受け やすい NPN バイボーラ・トランジスタ コレクタベースエミッタ 型ペー . N 型工ミッタ領域 N 型コレクタ領域 N 型埋め込み層 コレクタ電流の P 型墓板 ( サプストレート ) べース N 型べース領域 コレク コレクタ 工ミッタ エミッタ く福井厚夫〉 : コレク ◆ N 型埋め込み層 コレクタ電流の 流れる経路 流れる経路 N チャネル MOS トランジスタ バック・ゲートソースゲート 領域 を N 型ソース チャネル P チャネル MOS トランジスタ ドレインゲートソースパック・ゲート ドレイン N 型ドレイン 領域 P 型ウェル ドレイ、 領域 N 型ウェル S ℃ 2 絶縁膜 P 型ソー 領域 チャネル ( バック・ゲート ) ( バック , ゲート ) 流れる経路 ドレイン電流の P 型基板 ( サプストレート ) ドレイン電流の 流れる経路 ン 9 技術 2016 年 9 月号 123

最新アナログ旧の要 / CMOS トランジスタ技術入門 ③んから % まで ①出力トランジスタのオン抵抗 の配線抵抗 P チャネル ②コイルの直列 MOSFET 等価抵抗 電流 電流 ) な コイル ① DC-DC コンバータの変換効率 LJP / ・電力効率を左右する要素 電力効率を改善すると , 発熱が少なくなるので小型 化しやすくなったり , 電池駆動で動作時間が伸びたり , 商品として省エネを売りにできたりします . DC ー DC コンバータの効率は , 大きくは四つの要素 に影響を受けます ( 図 4 ). ①出力トランジスタのオン抵抗 ②コイルの直列等価抵抗 ③配線抵抗 ④制御方法による自己消費電流やスイッチング 時のターン・オン / ターン・オフの時間での損失 ④ DC-DC コンバータ 制御回路 0 し N チャネル MOSFET ①出力トランジスタのオン抵抗 % Vss 図 4 降圧 DC ー DC コンバータで損失の発生する場所 出力電流が大きいときはオン抵抗の影響が大きくなる コラム 3 CMOS アナログ回路の改善点 1 ・・・素子のゲインが小さくても回路でカバーする ま・ MOSFET の増幅度指標・・・相互コンダクタンス N チャネル MOSFET の ID-VGS 特性 , NPN バイ ポーラ・トランジスタのー新 E 特性を図 B に示し 信号増幅度の指針となるパラメータとして , 相互 ます . 相互コンダクタンス gm の定義に従い , それ ◆ コンダクタンス gm があります . MOSFET の場合 , ぞれのトランジスタの gm ーあ特性および gm イ特 次式で定義されます . 性を図示すると図 C のようになります . ◆ dID ・ MOSFET のは比較的小さい dVGS 一般にバイボーラ・トランジスタのほうが ただしあ : ドレイン電流 [A], VGS : ゲ MOSFET より大きな相互コンダクタンス gm を持ち , ートーソース間電圧 [V] ◆ ゲインの大きな増幅回路を構成しやすくなります . ま バイボーラ・トランジスタも電圧制御素子のよう しかし , 実際の CMOS OP アンプなどの場合は , に扱って gm を定義できます . カスコード回路を使用したり , 多段増幅回路構成に することで , 全体として十分大きな増幅度を実現で dlc きます . そのため , 素子単体でのゲインの差はあま dVBE く福井厚夫〉 り問題になりません . ただし , : コレクタ電流 CA], 新震 . ノヾ ースーエミッタ間電圧 CV] 50 45 40 冖 35 30 25 0 20 0 5 0 0.4 0.7 図 B 入力電圧ー出力電流特性は MOSFET よりバイボー ラ・トランジスタのほうが急激に立ち上がる MOSFET は /D-VGS 特性 , バイボーラ・トランジスタは / c ー E 特性で比べている 0 8 ( 0 4 っ乙 0 8 ( 0 4 ・つ乙 O 〔 SW] NPN バイボーラ・ トランジスタ NPN ノヾイボーラ・ トランジスタ N チャネル M 〇 S トランジスタ 0.8 N チャネル M 〇 S トランジスタ 40 1 0.6 20 30 あ , あ CuA] 図 C 増幅率の指標となる相互コンダクタンスは MOSFET よりもバイボーラ・トランジスタのほうが大きい 横軸は動作電流で , MOSFET はドレイン電流 , バイボーラ・ト ランジスタではコレクタ電流 0.9 0.5 50 119 ンタ技術 2016 年 9 月号

ているので , 動作スピードも向上します . 最近の高速 LDO では , 小型でありながら電流 3 開 mA が出力でき , リプル除去率も 80dB@1kHz と いう製品もあります ( 図 7 ). 3 耐圧が高い品種が登場した 電源 IC では , 入力電圧が 20V 以上の中耐圧の電圧 入力も要求されます . 図 8 のような LDMOS (LateraIIy Diffused MetaI Oxide Semiconductor, 横方向拡散 MOS) と呼ばれる 構造が開発されています . 耐圧数 V の微細プロセスの 制御回路と , 耐圧数十 V の MOSFET を同居させられ る製造プロセスです . これからはディジタル回路 ・ 80dB@IkHz! 飛躍的に改善された高速 LDO のリ 混在アナログ回路の時代 プル除去性能 特性面では , リプル除去特性が改善しています . DC ー DC コンバータの制御では , 電力効率とパフォ 微細プロセスに対応できる製造設備は加工精度が向 ーマンスのバランスを細かくコントロールするために 出力電圧の変更やスイッチング周波数の変更などを外 上しています . アナログ回路の製造に使うと , 誤差ア 部信号により行うことがあります . ンプの差動回路に使われる 2 個の MOSFET の対称性 マイコンなどから制御用のディジタル信号を IC へ が改善できます . 素子の小型化により寄生容量も減っ コラム 5 CMOS アナログ回路の改善点 3 ・・・低周波の雑音は製造技術の進歩で低減 構造を図 F に示します . 1 / f 雑音が大きい MOSFET ま トランジスタの雑音は , 図 D のような周波数特性 図に示した NPN バイボーラ・トランジスタは , : を持ちます . 周波数に反比例して大きくなる雑音を コレクタ電流んがコレクターベースーエミッタの接 合面を縦方向に流れるので , 縦型 NPN バイボーラ・ 1 / f 雑音と呼びます . MOSFET の 1 / f 雑音は , バイ : ポーラ・トランジスタに比べて大きい傾向にありま トランジスタと呼ばれます . NPN トランジスタの コレクタ抵抗を低減するために , 抵抗値を下げてあ す . これは MOSFET の構造に由来すると言われて る N 型埋め込み層が用いられます . います . トランジスタと MOSFET の構造比較 それに対して PNP バイボーラ・トランジスタは , コレクタ電流がコレクターベースーエミッタの接 集積回路 (IC) 内部におけるバイボーラ・トラン 合面を横方向に流れるため , 横型 ( ラテラル ) PNP ジスタの構造を図 E に , MOSFET の標準的な断面 バイボーラ・トランジスタと呼ばれます . どちらも , 結晶の比較的深いところを電流が流れます . MOSFET の場合は , 図 F に示したようにゲート 下部のシリコン領域に形成されるチャネル ( 反転層 ともいう ) にドレイン電流が流れます . このチャネ ル層は , ゲートのすぐ下 , シリコン表面付近に形成 されます . 結晶欠陥が多いシリコン表面近くを電流が流れる ので雑音が多い MOSFET の 1 / f 雑音が多いのは , 結品欠陥など 周波数 CHz] (log) が多いシリコン表面付近を電流が流れるからだと言 図 D トランジスタから発生するノイズの周波数特性 われています . 特に OP アンプのような低雑音アン バイボーラでも MOSFET でも形状は同じだが , 低周波で大きく プを MOSFET で設計する場合には , この 1 / f 雑音 なる 1 ″ノイズは MOSFET のほうが圧倒的に大きい ンタ技術 2016 年 9 月号 100 80 〔 8 巴¥ミ 4 コ =30mA 0 = 1 mA 0 60 ん曜 = O. 1 mA 20 0 1 0k 1 0 1 00 100k 周波数 CHz] 図 7 CMOS プロセスの LDO でも 80dB のリプル除去率を持つ XC6223 シリーズ 1 .2 V 出力タイプの例 ( 80D 冖 z 工 > 〕 その他の雑音 ◆ 122

ゲート酸化膜 ソース 同し特性の 1 / 2 倍の乙長 トランジスタ 乙長 ロ ロ ドレイン ソース ゲートの長さ L を半分にできると , ゲートの幅 W も半分で 同じ特性のトランジスタになる . 同し面積内には縦横 2 倍 , 4 個ぶん以上のトランジスタが作れる . その分電流を 多く流せてオン抵抗が小さくなる (a) 上から見た IC 内の MOSFET 図 3 微細化すると同じ面積のまま大電流が流せて ON 抵抗が小 さいトランジスタを作りこめる る配線がひけないと集積度が上がりません . 高集積ロジック回路を作るため , 微細化プロセスと トランジスタを効率よく接続する多層配線技 ともに , 術が研究されました . その結果 , 電源 IC のようなアナログ回路でも , 配 線の引き回しが容易になりました . 大電流の流れる配 線は短くして低インピーダンス化し , ノイズが回り込 みそうなところは回避して配線することが可能になり , 電源 IC の特性が向上できます . コラム 2 バイボーラより MOSFET のほうが増幅素子として扱いやすい 用した OP アンプの入力バイアス電流特性は , ・ MOSFET が電圧制御素子と言われる理由 MOSFET を入力とした OP アンプのそれより何桁 バイボーラ・トランジスタは , べース電流で も劣ります . コレクタ電流なコントロールすることから電流駆 : 動方式と呼ばれます . それに対して MOSFET は , バイボーラ・トランジスタ入力の OP アンプには , この入力バイアス電流を小さくするため , 製造プロ : ゲートーソース間電圧 VGS によりドレイン電流あを ま セスを改良して電流増幅率を非常に大きくしたスー コントロールするので電圧駆動方式と呼ばれます . パー″トランジスタを使用したり , 入力バイアス バイボーラ・トランジスタも , 電流を無視してべ 電流をキャンセルする回路を組み込んだりした製品 ースーエミッタ間電圧 VBE でコレクタ電流んを制御 があります . それでも , MOSFET のほうが小さな する , と考えることができます . ただ , 一般的には ま電流駆動と考えることが多いようです . バイアス電流です . MOSFET の静的なゲート電流んは極めて小さく , ・スイッチング動作や高周波動作では MOSFET 実質的にはゼロと考えて差し支えありません . それ のゲートに電流が流れる ◆に対してバイボーラ・トランジスタにはべース電流 まが流れます . MOSFET でも , スイッチング動作や高周波動作 させる場合 ( 動的動作時 ) には , MOSFET のゲート ま・ MOSFET はアンプにしたときバイアス電流に対 容量を充放電する必要があるので , 大きなゲート電 流んが流れます . ゲート電流がほほゼロなのは直 : する考慮がほぼ不要 く福井厚夫〉 流的な動作の場合に限ります . そのため , バイボーラ・トランジスタを入力に使 トランシスタ技術 2016 年 9 月号 ドレイン ゲート チャネル幅 濃度の高い N 型ウェル P 型領域 P 型サプストレート (b) MOSFET の断面図 P 十 ー P 十 N 十 濃度の高い N 型領域 ル長 製造プロセス改善による 電源℃性能改善の具体例 CMOS プロセスの微細化が進むにつれて , CMOS プロセスで作るアナログ回路にも , 高精度化や特性ア ップといった性能面での良い効果がでてきます . 実際の製品として CMOS 電源 IC を例にとると , 小 型化はもちろん , 特性の改善にも繋がっています . DC ー DC コンバータの電力効率改善と , LDO のリプ ル除去率アップを例として挙げられます . 一般的な電源 IC の出力トランジスタは , DC ー DC コンバータでは非飽和領域 , LDO では非飽和と飽和 の両領域で動作します . 118

電位が変動します . この変動によって , コントロール 入力やイネープル入力に入力電圧変動が生じ , ゲー ト・ドライバ IC の誤動作やラッチアップを招く恐れ があります . 2EDN は入力ピンに一 10V の入力耐性をもたせてお り , グラウンド電位変動によるこれらのトラブルを防 ぐことができます . また , 駆動時の過渡電流が大きいアプリケーション では , MOSFET のソース配線の寄生インダクタンス から生じる電圧変動によって , ゲート・ドライバ出力 に逆電流が流れる恐れがあります . そのため , 通常は ゲート・ドライバ出力を 2 個のダイオードでクランプ △ : 。 する必要があります . 2EDN は 5A の逆出力電流耐性をもっているので , このクランプ・ダイオードを省略でき , 常に良好なゲ ート・スイッチング波形が得られます . (c) LLC と同期整流 このように , 2EDN は現実のゲート駆動回路で生じ 図 2. 800W サーバ向け電源回路の例 るさまざまな問題に対して適切な保護回路を内蔵して おり , 安全で堅牢なゲート駆動を簡単に実現できます . 2EDN の活用ポイント この特徴から , サーバ向け電源はもちろん , 特に信頼 性が要求されるソーラ・インバータやさまざまな産業 用電源の用途に最適なゲート・ドライバ IC となって ローサイド・ドライバでは , ハイサイド・ドライバ やプリッジ・ドライバのようなレベルシフト機能や高 います . さらに , 2EDN は既存の 2 チャネルのローサイド・ 耐圧は必要ありませんが , 安全性や堅牢性が重要なポ イントとなります . 2EDN は 4V/8V の UVLO( 低電圧 ドライバ製品とピン互換で幅広く製品をラインナップ ロックアウト ) , ー 10V の入力耐性 , 5A の逆出力電流 し , 非反転型と反転型 , 8V UVLO と 42V UVLO, 8 ピン DSO, 8 ピン TSSOP, 8 ピン WSON の 3 種類のパ 耐性をもつなど , 安全で堅牢なゲート駆動を簡単に実 ッケージを用意しています . 現できます . 一般に , 電源回路では 1 次側電力の起動 / 停止時や 8-pin DSO 8-pin TSSOP 電圧低下時に障害が発生するのを防ぐために , 入力電 圧低下を検出して動作を安全側に固定する UVLO 機 能が用いられています . 多くの電源コントローラは UVLO 機能をもっていますが , 高電力密度のアプリケ ーションでは , ゲート駆動電圧が低下すると MOSFET の損失が増加して破壊に至る危険があるた Pitch : 1.27mm Pitch : 0.65mm Pitch : 0.65mm PCB area : 9 mm2 PCB area : 30 mm2 PCB area : 1 5 mm2 め , ゲート・ドライバ IC が低電圧を監視して即座に ( = 3X3 ) ← 5 x 6 ) ( = 5X3 ) MOSFET を遮断することが必要です . 図 3. 2EDN のバッケージ 2EDN は高速な UVLO 機能をもち , かっ 10V 駆動 既存ドライバ IC からの置き換えによる低発熱化 , MOSFET や IGBT に適した 8V UVLO 製品と , 5V 駆 高速化 , 高精度化 , 高信頼化が容易に実現できるのも 動 MOSFET に適した 4.2V UVLO 製品を選択できます . また , ゲート・ドライバ IC の出力でパルス・トラ 大きな特長です . ンスを駆動する場合 , 大きな過渡電流がゲート・ドラ イバ IC のグラウンド配線を流れるため , 寄生インダ 詳細はインフィニオンの Web をご覧ください。 クタンスによってゲート・ドライバ IC のグラウンド http://www.infineon.com/2edn/jp インフィニオンテクノロジーズジャパン株式会社 WWW. infineon.com/jp LLC Sync Rec OptiMOSN 5 C00 物 OS 物 CFD20rP6 十 12V GND OptiMOStN 5 C00 旧 OS 国 ( FD20 「 P6 2EDN ホ fo 衂 PWM Contro 日 lCE2HS01G XMC4200 8-pin WSON infineon 19 トランタ技術 2016 年 9 月号

最新アナログ旧の要 / CMOS トランジスタ技術入門 保護 , 電流制限 , 短ス , 電流制限 , 短絡保護 , 電流制限 , 短過熱保護 , 電流制限 XC6233 と XC6223 を比べると , ON 抵抗が半分でリプル除去率も 5dB 良い 表 2 出力トランジスタの製造プロセスが異なる LDO のラインナップ例 型名 特徴 最大出力電流 入出力電圧差 ( オン抵抗 ) 入力電圧範囲 出力電圧範囲 出力電圧精度 自己消費電流 リプル除去率 機能 XC6233 高速応答 28 mA 240 mV@Iout= 2 開 mA ( 12Q ) 1.7 ~ 5.5 V 12 ~ 3.6 V ( 0.05 V step) 土 1 % 454A 75 dB@1 kHz 突入防止機能 , 電流 制限 , 短絡保護 最小パッケージ USPQ -4B04 XC6223 高速応答 38 mA 2 開 mV@Iout = 3 開 mA ( 0.67 Q ) 1.6 ~ 5.5 V 12 ~ 4.0 V ( 0.05 V step) 土 1 % 1 開 A 80 dB@1 kHz 突入防止機能 , 過熱 絡保護 USPQ ー 4B03 XC6504 低消費電流 150 mA 170 mV@Iout = 50 mA ( 3.4Q ) 1.4 ~ 6.0 V 1.1 ~ 5.0 V ( 0.1 V step) 士 1 % 0.6 A 出力コンデンサ・レ 保護 USPN ー 4B02 0.5 ~ 3.0 V 0.5 ~ 1.8 V ( 0.1 V step) 士 0.015 V 1 開 A + 6.5 A 75 dB@1 kHz 突入防止機能 , 過熱 XC6602 低出力電圧 1 開 0 mA 0.15 Q WLP ー 5 ー 02 絡保護 表 3 小型化されている LDO のバッケージ 基板への放熱を考えて作られているのでサイズのわりに大きな許容電力をもつ パッケージ名 外観 サイズ 許容電力 USPN-4B02 0 0.75 x 0.95 x 04 mm 550 mW USPQ-4B03 0 0 1.0x 1.0x 0.4mm 550 mW WPL-5-02 0 0. x 1.25 x 丑 0.4 mm 750 mW XC6701 中耐圧 150 mA 3 開 mV@Iout = 20 mA ( 15Q ) 2.0 ~ 28.0 V 1.8 ~ 18.0 V ( 0.1 V step) 士 2 % 50 A 50 dB@1 kHz USP ー 6C 10 開 mW 1.8x 1.2 x 丑 0.6 mm 0 0 USP-6C ( 図 2 参照 ) での動作が多く , 性能とオン抵抗は直接関 係しません . そこで , 出力電流に応じて出力トランジ スタのサイズを小さくし , 半導体チップのサイズを小 さくするのが一般的です . 新しい製品ほどスペック的に同等あるいはそれ以上 の性能を持ちながら小型化されています ( 表 2 ). 汎用 的な小型 LDO で比較すると , オン抵抗が約 1 / 2 になり , しかもリプル除去率が向上しています . コラム 4 CMOS アナログ回路の改善点 2 ・・・差動アンプの対称性が改善 差動アンプは , OP アンプの入力など , IC 化した 増幅回路には欠かせません . しかし , 2 個の素子の マッチングが良くないと , 思ったように動作しません . 一般に , MOSFET よりバイボーラ・トランジス タのほうが素子間のマッチング精度に優れています . MOSFET は製造上の誤差で特性が変わりやすいの ない許容損失になっていて , 中耐圧 LDO にも採用さ ています . 従来の大型パッケージと比較しても遜色の サイズのわりに放熱性が高くなったパッケージになっ 面露出のパッド上に半導体チップが実装されていて , ジは , 表 3 に示すように , 基板の銅箔に放熱できる裏 同じ出力電流を出せません . 最近の LDO のパッケー 単に小型化しただけでは許容電力が減ってしまい , れています . MOSFET のマッチング精度も , 以前に比べればか れるに伴い , 加工精度も向上しています . その結果 , とはいえ , MOSFET の製造プロセスが微細化さ 入力オフセット電圧を小さくできます . OP アンプのほうが , MOSFET を使用したものより 一般的には , バイボーラ・トランジスタを用いた です . ンタ技術 2016 年 9 月号 なり改善されてきています . く福井厚夫〉 121

・ CQ 出版 WebShop(http://shop.cqpub.co.jp/) で発売中 / センサレス制御もできる ! 3 相インバータ実験キット rINV- ITGKIT-A 」価格 : 43 , 200 円 ( 税込 ) マイコンの進化のおかげ / 次の削減ターゲットは 3 個の相電流センサ キットで実験 / モ - タのセンサレス 制御技術 [ レス & レス・べクトル制御編 ] 第 14 回抵抗 1 本 / 究極のセンサレス制御 「レス & レス制御」の基礎 足塚共 ・もっとセンサを減らす技術「レス & レス」 センサレス・べクトル制御を実現するためには , U, V, W の 3 相の電流情報を得る必要があります、 オーソドックスなのは , 各 3 相の 3 本の配線に 3 個 のホール CT センサを取り付ける方法です、 ホール CT センサは高価なので , 残念ながらトラ 技 3 相プラシレス・モータ実験キットには付属して いません . 代わりに , H プリッジ回路のロー・サイ ド MOSFET に 3 個の電流検出センサ ( シャント抵抗 ) が実装されています . あえて説明をさけてきました が , これまでの実験では , 図 1 ( a ) に示すように この 3 個のシャント抵抗を使って 3 相の電流を検出 していました ( 3 シャント抵抗方式 ). U, V, W の 3 相の電流情報は , 高価なホール CT センサを使わずとも , ロー・・サイド MOSFET のソ ースに 3 個の電流センサ ( シャント抵抗 ) を挿入すれ ば検出できます . ここでは , 1 個の電流検出用抵抗 ( シ ャント ) を各 MOSFET の電流が合流するライン ( 直 流母線という . 後述の図 9 参照 ) に挿入し 3 相分の 電流情報を抽出する技術を紹介します、これを「レ 今どき テクノロジ 小、 Kyo Ashizuka ・ここまでのストーリ 話がかなり込み入ってきたので , ここでこれまで のストーリを整理してみます . 第 1 回 ~ 第 4 回までは , 直流モータやセンサ付き プラシレス・モータを例にして , モータの基本的な 性質を理解しました . 第 5 回 ~ 第 6 回では , キット を使った基礎実験を通じて , 位置検出用のホール・ センサがなくても実際に回せることを確認しました . 第 7 回 ~ 第 13 回は , ロータの位置をより高精度に推 、定し , 低速から高速までエネルギが効率よくトルク が伝わるべクトル制御を加えた , 実用的なセンサレ ス制御の実現方法を説明しました . 前回 ( 第 13 回 ) は , 第 1 回から第 12 回の集大成と して , 位置検出用ホール・センサを使わないセンサ レス・べクトル制御でキットのモータを回して , 起 動時と定常時の回転性能を調べました . センサ付き に比べて起動に時間がかかりますが , 定常回転時の 過渡応答などはそん色ない性能であることがわかり モジュール 6in1 モジュール モータ モータ 制御用 3 シャント 1 シャント マイコン マイコン (b) 1 シャント抵抗方式 (a) 3 シャント抵抗方式 図 1 DC ブラシレス・モータのべクトル制御は位置センサ ( ホール・センサ ) も 3 相のモータ電流検出センサ ( ホール CT センサ ) も使わ ず 3 個または 1 個の電流検出用抵抗 ( シャント抵抗 ) で実現できる 図 (b) はたった 1 個の抵抗で 3 相分のモータ電流を検出する究極的にシンプルなセンサレス・べクトル制御インバータ . ただし , 制御用マイコンのソフ トウェア処理は複雑である . 3 シャント電流検出は , 部品数が増えるがソフトウェア処理は比較的シンプル トランシスタ技術 2016 年 9 月号 制御用 157

こうして使おうパワーデバイス のを 第 32 回正確で堅牢な ゲート駆動を簡単に実現する インフィニオンの EiceDRIVER TM 2EDN のピーク電流は 2x5A と大きく , 出力段抵抗 MOSFET や IGBT のような絶縁ゲート型パワーデ を削減して低発熱を実現しています . 伝搬遅延は バイスは , 原理的には電圧レベルだけでオン , オフを 19ns と小さく , 立上り / 立下り時間も最大 10ns, チャ 制御できるのですが , 実際の回路ではゲート容量や寄 ネル間の伝搬遅延マッチングも lns ときわめて高精度 生インダクタンスによる過渡電流 , スイッチング速度 , です . 大容量化と高速化が急速に進んでいるサーバ向 駆動電圧不足などからトラブルを生じる場合がありま け電源回路に最適な高電力密度と高精度を備えていま す . そこで , 簡単に適切なゲート駆動ができるゲート・ す . ドライバ IC が用いられます . スイッチング電源回路を構成する PFC, LLC, 同 今回は , 代表的なゲート・ドライバ IC であるイン 期整流などの各回路を , この 2EDN で実現できます . フィニオンの EiceDRIVERTM と , 最新製品の 2EDN 1 チャネルですむ用途でも , チャネル間マッチングが の活用法についてご紹介します . 優れた 2EDN は , 2 チャネル並列化して駆動能力を向 上できます . 2EDN の概要 同期 整流 AC DCI 2V L LC PFC ゲート・ドライバ IC は , レベルシフトと高耐圧を 必要とするハイサイド・ドライバと , それらが不要な ローサイド・ドライバに大別されます . また , 絶縁を 必要とする絶縁型ドライバと絶縁不要な非絶縁型ドラ イバに大別されます . インフィニオンでは , サーバ / 通信機器 , ソーラ , 産業用などのハイエンド電源向けとして , 絶縁型と非 絶縁型のローサイド・ドライバのファミリを新たに製 品化しています . 1 10-240V (a) 構成 PFC 110-240V C00 旧 iC Diode C00 OS 消 C7 0 「 P6 2 チャネル 2E 団 1 チャネル IE 団 絶縁型 非絶縁型 IEDN 図 1. EiceDRlVER TM ローサイド・ファミリ この中で , 2EDN は 2 チャネルのローサイド・ドラ イバを内蔵した非絶縁型ゲート・ドライバ IC です . SJ (Super Junction) 構造の高性能 MOSFET である CoolMOS や , SiC ダイオードなど , 最新の高効率 , 高 速パワーデバイスのゲート駆動に最適な製品です . 各 種の保護機能による高信頼性と使いやすさも特長です . 2EDN GND 2EDN Gate Driver 一 △ ↑ lCE3PCS01G 0 「 XMC1300 PFC Controller (b) PFC ンシスタ技術 2016 年 9 月号