、毛ししし L しし 1 1 11 によって、 cp 防氏減さ払クロックあたりの性肯直が向上 2300 万素子からなる C PIJ を している。 マルチチップ構成で実現 表 2 に、システム・ユニット ( POWER サーバー ) のクロック 機能拡張の結果、 POWER2 CPU は構成が大きくなった。 周波数と性肯直を示す。モデル 580 は POWE 荅載のモデル、 2300 万個を超えるトランジスターを 8 つのチップに分けた、 モデル 590 と 990 は POWER2 キ靆のモデルである。 マルチチップ構成で実現されている。 この表を見てもわかるように、 POWER2 のクロックあた 表 3 に POWER2CPU を構成する各チッフ。のイ士様を示す。機 りの性能値は、 POWER と比較して大きくなっている。特 肯リのユニットごとにチップが構成され、これらのチップ に、行列演算を中心とするべンチマークである凵 NPACK / は MCM(Multi-ChipModule) 上に統合されている。 POWER2 MHz の値は 3 倍以上という飛躍的な向上を見せている。 1 のプレーナー上にあるヒートシンクの下にあるのが、 MCM 26.0SPECint92 / 260.4SPECfp92 という性能値 ( モデル である。 6.4cm 角の PGA(PinGridArray) がセラミック基盤 99 のも素晴しいもので、クロックあたりの性肯直がこれだ 上に構成されている ( 写真 1 ) 。 け高い CPU は、現時点では POWER トにしない。 MCM 上にチップを配置することによって、チッフのイ 表 2 システム・ユニットの動作周波数と ■性能値、 POWER vs. POWER2 590 990 モデノレ 580 ( 従来モデル ) POWER2 POWER2 POWER アーキテクチャー 最大 6 命令 最大 4 命令 最大 6 命令 8 演算実行 8 演算実行 5 演算実行 62.5 66 . 6 71.5 73.3 真 1 POWE 日 2 プレーナー lllllll LLLLIII 一三一を 0 動作周波数 ( MHz ) SPECint92 SPECfp92 凵 NPACK SPECint92/MHz SPECfp92/MHz 凵 NPACK/MHz ロロ鬮 1 「ロロ 126.0 260.4 140.3 1 1 7 . 0 242.4 130.4 134.6 38.1 2 . 1 5 0 .61 プレーナーの中央右より、 ヒートシンクの下に MCM がある。この MCM 上に、整数演算ユニット、浮動小数点演算ユニット、命令キャ ッシュ・ユニット、データ・キャッシュ・ユニット、ストーレッジ・ コントロール・ユニットからなる POWER2 CPU が実現されている。 1 . 76 3 . 64 1 .96 1 .76 3 . 64 1 .96 表 3 POWE 日 2 を構成する各モジュールの仕様 トランジスター数 ( X1000 ) チップ名 メモリー 整数演算ユニット 848 浮動小数点演算ユニット 315 命令キャッシュ・ユニット 2277 16000 データ・キャッシュ・ユニット X4 ストーレッジ・コントロール・ユニット MCM 全体 入出力信号 端子数 チップ・サイズ ( 平方ミリメートル ) ロジック 583 1001 473 504 464 366 276 512 161 161 161 161X4 88 1217 547 1117 349 3597 19 0 広告

ロロ PowerOpen IBM POWER REVIEW 代表的なものが、 PowerPC の普及を推進する PowerOpen POWE 日の能力を引き出す 環境のアライアンスだ。 Apple Computer ネ土、 Motoro 社、 Powe 「 Open * ソフトウェア環境 旧 M を中核に、多数のハードウェア・メーカーか参加してい る。この他にも、オプジェクト指向技術、マルチメディア CPU の性能が高いだけでは、アーキテクチャーの価 技術、ネットワーキング技術、マイクロプロセッサー 値は低い。的なソフトウェア環境の充実、利用可能な ( powerpc ) の開発 / 製造など、多岐にわたるアライアンス アプリケーションの豊富さなどが、アーキテクチャーの価 がする。 Taligent*. 土、 Ka 回 d 土の言位も、これらのア 値を左右する。 ライアンスの一環として実施されてきている。 POWER/PowerPC/POWER2 の現在の基本ソフトは、 AIX* このようなアライアンスかすることによって、安定 である。 A Ⅸは、強力な拡張機能を持つ旧 M の UN Ⅸ * * で、ア 的なアーキテクチャーの発展が期待できる。 プリケーションも豊富に用意されている。 A Ⅸも十分魅力的 な環境であるが、 POWER のソフトウェア環境の最大の魅力 PowerPC 620 と は、 PowerOpe 「のにあるといえよう。 POWE 日 3 の可能性 PowerOpen のは、 A Ⅸをベースにした PowerOpenABI (Application Binarylnterface) 上で、既ノヾソコン用アプ POWER アーキテクチャーの進化は、さらに進んでいく。 すでに PowerPC のラインアップでは、ハイエンド・モデ リケーションを含め、多くのアプリケーションカ家働する ルの PowerPC 620 の登場が予定されている。また PowerPC 点である ( 図 5 ) 。この環境は、 UN Ⅸの強力さとパソコン・ア プリケーションを 1 つにした、統合アプリケーション・プラ と POWER2 の発展形として、さらに性能を高めた POWER3 の登場が予定されている偂出図 1 ) 。 ットフォームとして利用できる ( 開発意向却月注 ) 。 これらの具体的な能力は未知数だが、 620 は 601 の 4 ~ 6 倍 POWE 日を支える のパフォーマンスを実現し、 POWER3 はさらにこれを上回 多様な業界アライアンス る性能になることが見込まれている。 POWER アーキテクチャーは、現時点のノヾフォーマンスも また POWER アーキテクチャーの魅力は、多様な業界アラ 魅力的だが、将来の可生にも期待できる。 イアンスがすることにもある。 図 5 PowerOpen DOS Macintosh*# UNIX owe pen i ndows PowerOpen ABI powe 「 Open のオペレーティングシステム AIX POWER & PowerPC *IBM 、 POWER アーキテクチャー、 POWER ステーション、 PowerPC 、 POWER サーノヾー、 PowerOpen 、 AIX は旧 M corp. の商標。 **UNIX は UNIX system Laboratories,lnc. の開発許諾製品。 Windows は Microsoft Corp. の商標。 Macintosh は Apple Computer,lnc. の商標。 注 ) : 開発意向表明の製品の最終決定は、旧 M の技術的およびビジネス上の判断にもとづいて行われることをお断わりさせていただきます。 性能上の数値は変更になることがあります。また、旧 M による特定の条件下でのテスト結果であり、他の環境下てに同様の結果となることを呆証するものでまありません。 POWER ダイアル 0120-006025 製品についての詳しいお問い合わせは、 9 : 00 ~ 17 : 00 土・日・祭日を除く毎日 日本アイヒー・エム報システム株式会社 日本アイ・ビー・エム株式会社 〒 106 東京都港区六本木 3 ー 1 ー 8 〒 106 東京都港区六本木 3 ー 2 ー 12 資料請求 N 。 .87 広告

コンピューターの歴史は、高速化の歴中である。な かでも先端を走るのが CPU ( Centr 引 processing Unit) で、この分野の技術革新は極めて速い。この CPU の速度は、主として以下の 2 つの要因によって決まる。 第 1 は、クロック周波数である。 CPU は、クロック・ サイクルを単位として、命令を実行していくため、性 能、すなわち命令実行速度はクロック周波数に比例す る。この要因は、半導体製造技術に大きく依存する。 第 2 に、 CPI (Cycle perlnstruction) である。 CPIJ アーキテクチャーなどの改良により、 1 つの命令を実行 するために必要なクロック数を少なくすれば、クロッ ク周波数を上げた場合と同様の覇皀向上カられる。 近年ではクロック周波数の向上カ黝理的な限界に近 づいてきており、 CPU アーキテクチャーの最適化など を行って C 円をイ成させることが重要視されている。 C 曰イ咸を目指し、 CPU アーキテクチャーの討 が始まったのは、 1974 年からの旧 M ワトソン研究所の 801 プロジェクトからである。このプロジェクトの成果 として、 1980 年代初頭に「 R 旧 C (ReducedInstruction SetComputer) 」というタイプの CPU アーキテクチャ ーカ嶝場した。これに対して、従来の CPU アーキテク チャーは ClSC(Complex lnstruction Set Com puter ) と呼ばれるようになった ( 図 1 ) 。 C 円イ成のための基本的な技術は、バイプラインに よる並列々ル理である。 CPU 内の処理を複数のステージ に分け、処理を流れ作業にすることで次々と処理結果 を得るイ且みだ。しかし処理内容が複雑になると、バ イプラインカ活しれて処王吉果のアウトブットが連続し なくなる。 R 旧 C は、バイプラインの乱れを的に排 新世代望 SC テグロジー 除することで、当時の C 旧 C で一般的であった 4 から 6 旧 M POWER アーキテクチャー という C 曰値を、 1.0 に近づけることに成功した。 1980 年代中頃からは、演算機構を並列に用意し C 円 を 1 . 0 以下 ( 1 クロック・サイクルで 1 個赴の命令を実 旧 M が 9 月に発表した POWER ステーシ 行 ) にまでイ咸するスーバースカラーというタイプの ョン * 250 は、 1 チップの CPU 、 PowerPC* アーキテクチャーが検討されはじめた。旧 M では 1986 601 を搭載し、 POWER サーパー * 590 、 990 年から、この技術を取り入れた CPU アーキテクチャー の開発に着手。 1990 年に POWER アーキテクチャー は、マルチチップの CPU 、 POWER2 を搭 ( 以下 POWER ) を採用した新 CPU を発表した。 載する。これらの CPU は、それそれの用 そして 1993 年、 POWER アーキテクチャーを基にさ 途に合わせ、旧 M の第 2 世代 R 旧 C である らなる 1 覇皀向上を実現したアーキテクチャー、 Power- PC と POWER2 を世に送り出したのである。 PowerPC POWER をさらに発展させたアーキテク は POWER をより広に適応させることを目的にし チャーを持つ。高い CPU 性能と性能実現 ている。一方 POWER2 は、 POWER の処理能力をさら に用いられている技術について見ていく。 にアップすることで、 1 覇の頂点を目指している。 一日 6 ー d ロ〔 L ロ 旧 M POWER R EVI EW ロ尸 ロ留 ロロロロ ロ [ ロロロ ー当第を「

PowerPC 60 なお、 PowerPC 601 は outoforder ディスノヾッチをサポー テクチャーを採用している。ただし、仮想アドレス空問は トしており、先行する整数演算命令が実行できなし羽た兄で 52 ビット ( 4096 テラ・バイト ) に及ぶ。 も、浮動小魏寅算命令やプランチ命令を先に実行するこ 第 2 の変更は、命令体系の変更である。 PowerPC は、 とができる。 POWER の持つ命令のうち利用頻度窈氏い命令を削って、構 造の単純化を図っている。また、単精度の浮動小数寅算 バイナリー互換を維持し や整算を中心に いくつかの叩 -p カ自加されている。 拡張されたアーキテクチャー 第 3 の救は、マルチプロセッサー対応が強化されたこと PowerPC は、多くの点で POWER の特徴を継承している である。メモリーやキャッシュのコヒーレンシー、ストー レッジ内容の同期など、マルチプロセッサー・システムの が、いくつかの拡張もなされている。 第 1 の救は、 64 ビットのアーキテクチャーをとして 構築に膨要な機能力ヒされている。 いることである。 POWER はデータ・バスなどでは 64 ビット PowerPC は POWER と上してこのような特徴を持つが、 ~ 128 ビットを採用していたが、命令セットの上からは 32 POWER とのバイナリー互換は保たれている。 POWER で作 成されたアプリケーション・プログラムのオプジェクト・ ビット・アーキテクチャーであった。 PowerPC アーキテク チャーは 64 ビットのアドレスと整数を持つ、 64 ビット・ア コードは、そのまま PowerPC 上でも利用できる。ただし PowerPC の性能を 1 00 % 発揮させるには、再コンバイルの必 ーキテクチャーである。 PowerPC 601 では、この PowerPC アーキテクチャーを基に、 POWER と同様の 32 ビットアーキ 要がある。 図 2 PowerPC 601 プロック・ダイアグラム 図 3 命令キュー / ティスパッチ・ロジック キャッシュ 32 32 各実行ユニットへ フェッチ 32 32 32 32 キャヅシュ・タグ キャッシュ 256 256 32 「 COP ユニット」とあるのは、 common On-chip Processor のこと。これは、主に チップのビルトイン・セルフ・テスト やチップ動作のデバッグを行うための コントロール・ユニットである。 COP バス メモリーをキュー / バス、インタ ーフェース CO P 32 アドレス・ノヾス データ・バス 広告

P 0 W E R 2 IBM POWER REVIEW に 4 つの演算命令を処理することができる。 POWER アーキ CPLJ スピード・レースの本命 テクチャーの場合と同様、これら演算ユニットで処理され 性能の頂点に立つ POWE 日 2 る叩のほか、プランチ叩 -p も同時実行できるため、最良 POWER の持つ並列処理による性能をさらに拡張して、 の場合には 1 クロック・サイクルに 6 命令を処理することが CPU のスピード・レースのトップになるべく言十されたの できる。また、浮動小数点演算ユニットはそれぞれ、 FMA が、 POWER2 アーキテクチャーとこれを実現した POWER2 の 1 命令て算と加算を同時に行うことができるため、結果 CPU である。スーバースカラー度を大きくするための拡張 として、 1 クロック・サイクルに最大 8 つの演算を行うこと のみならず、最先端の半導イ村支術 / バッケージング析の活 ができる。 用も注目に値するものだ。 このように高い処理能力に合わせてデータを供給するた 図 4 が POWER2 のプロック・ダイアグラムである。演算ユ め、内音レヾスも広がっている。また、データ・キャッシュ・ ニットを整寅算と浮動小数点演算のそれぞれについて 2 ユニット 4 イ構成では、メモリー・バスの幅も 256 ヒットと つずっ持っていることか最大の致だ。これによって同時 なる。このようなバイプラインの拡張、バス幅の拡張など 図 4 POWE 日 2 のプロック・ダイアグラム POWER2 では、データ・キャッシ ュ・ユニット 2 個構成 ( データ・ キャッシュ容量 1 28 キロバイト ) と 4 個構成 ( 256 キロバイト ) が可 有皀で、メモリー・ノヾスのテ・一タ 幅は前者では 128 ビット、後者で は 256 ビットとなる。 命令キャッシュ プランチ・コントロ ーノレ p ノヾス 32 命令リロード・バス 128 整数演 ユニット 整数演算 一三三 ー川財・川 ll ストーレッジ コントローノレ ・三一三 日川 命令ディス / ヾッチ / ヾス 32 X 4 整数データ ノヾス 32 X 2 浮動小数点 データ・バス 128X2 キャッシュ データ キャッシュ ュ システムレ 0 / ヾス メモリー 128 128 64 / ヾス メモリー コントロ一ノレ

PowerPC 601 ー BM POWER REVIEW 回 ■ る次の命令が実行できず捨てられるからである。プランチ 日旧 C の限界を超える によるバイプラインの乱れを防ぐには、あらかじめプラン POWE 日アーキテクチャー チ先の叩 -p シーケンスをフェッチしておく必要がある。 PowerPC や POWER2 の解説をする前に、まず POWER の特 POWER は、叩キャッシュ内部でプランチ叩 -p の内容を 徴を簡単にチェックしておこう。 POWER は、 R 旧 C にスーノヾ 判別し、特定のルールにしたがってプランチ叩 -p の実行前 にあらかじめプランチ先の叩 -p シーケンスをフェッチする。 ースカラー技術を盛り込んで、 1 クロック・サイクルで複数 プランチ条件が確定している場合 ( 例えば無条件プランチ の命令を実行することを可能にした CPU アーキテクチャー である。プランチ機能と叩 -p ディスパッチ機能を併せ持つ など ) では、ゼロ・サイクルでプランチ先の叩 -p シーケンス を継続実行できる。プランチ条件カ寉定しないケースでも、 叩キャッシュ、データ・キャッシュ、浮動小数 , 寅算ユ プランチ条件が決まったタイミングによって 0 ~ 3 サイク ニット、整数演算ユニット、ストーレッジ・コントローラ 、 I/O コントローラーなどから構成される。 ルのバイプライン・ロスでプランチできる。 浮動小数点ラ寅算ユニットが、 FMA(Floating-Point Multi- POWER の最大の致は命令ディス / ヾッチ機能にある。・命 令のシーケンスから同時実行の可否を動的に判断し、同時 ply-Add 、 aXb + c といった演算を一度に処理する ) を中心 に複数の叩をディスパッチする。レジスター操作、浮動 として実装されていることも、重要な描致だ。科学技術計 小魏寅整魏寅プランチ処理の 4 つのタ里機構を利 算で広く利用される行列演算では、膨要な演算のほとんど 用して、最適な条件のもとでは、 4 つの命令がディスパッチ が FMA で、 1 覇皀向上に大きな効果がある。 される。このとき C 曰は 0.25 となる。 POWE 日の適応範囲を広げる もちろん、これら研感頁の命令が常にうまく並んでいると 5 つの目標 は限らないので、一般的なプログラムを実行する場合の、 実測による C 日は約 0.7 である。この数字は、 RISC の目標で PowerPC は、この POWER の性能を広く普及させるための あった 1 . 0 を大きく下回り、理想の第 1 世代 R 旧 c にくらべて アーキテクチャーである。 PowerPC は、リスト 1 に示すよう 50 % 近い性能向上が得られていることになる。 に、 5 つの目標を掲げて言十されている。 ゼロ・サイクル・プランチの実現も POWER の特徴であ 第 1 の目標は、広い応用範囲である。機器組み込み CPU か る。一般にプランチ処理がすると、バイプラインが乱 らスーバーコンピューターまでカバーできるように考慮さ れる。プランチのによって、すでにフェッチされてい れている。 PowerPC のラインアップには、エントリー・モ デルの 601 のほか、低電力モデルの 60 釵ミッドレンジ・モ 図 1 CPLJ アーキテクチャーと C 曰の変化 デルの 604 、ハイエンド・モデルの 620 か予定されている。 第 2 の目標は、告をできるだけシンプルにすることであ る。構告をシンプルにすることで、クロック周波数の - 日艮 を高めることができる。 第 3 の目標は、スーバースカラーの効果を最大限に発揮す ることである。 PowerPC は、キャッシュやメモリーへのア クセス、叩 -v キューなどに工夫がこらされている。 第 4 の目標は、マルチプロセッサー構成への対応である。 第 5 の目標は、 POWER とのバイナリー互換を維持するこ とである。これは、今までのソフトウェア資産を活かすた めには欠かせない。 リスト 1 Powe 「 PC の 5 大目標 ・広い適用範囲 ・シンプルな構造 ・スーバースカラー効果の最大化 ・マルチプロセッサー対応 ・ POWER とのバイナリー互換 CPI<<I.O クロック周波数 C 円 で決定される。 CPU の性能は、 CPI<<I.O 性能倉 CPI< I.O 1995 / 1996 年 1993 年 C 円刳 .0 1 四 0 年 C 円》 1.0 1 年代 19 聞年代 広告

た POWER に比べると、 SQRT オペレーションに必要なサイ 号 ( の効率が高められている。それぞれのチッフ。が持つ クル数は半分程度になる。これにより、科支術計算のア イ言号線の総数は 3181 にもなるが、これらのほとんどが MCM 上で糸泉されている。 MCM 上でチッフ周の結線を行うこと プリケーションやグラフィック・アプリケーションなどで、 で、信号のイ云達される足囃は著しく短縮される。これによ 大きな覇皀向上カ堋待できる。 ってチッフのコミュニケーションが高速化される。最終 仮想記憶で必要なアドレス変換も高速化されている。 POWER2 では、 PFT(Page Frame Tab 厄 ) へのバス矢宿によ 的に MCM から出ているヒ。ン数は、 51 2 本と上燉的少ない。 半導イ支術も最先端のものカ陬り入れられている。チッ って、変換の高ヒを実現している。 プ・バターンは 0.45 ミクロンまでヒされ、それぞれの POWER では、アドレス変換に必要な情報をキャッシュに 保持しておくことができなかったため、 TLB がヒットしな チップはポリ・シリコン 1 層とメタル 4 層で構成される。 れによって、チップあたり 400 万個を超えるトランジスタ い場合には、アドレス変換て最低 2 回のキャッシュ・ミスを 引き起こしていた。 POWER2 では PFT のエントリーをキャ ーの集積に成功している。 ッシュ上に保持しておくことで、 TLB にヒットしなくても 性能の追求を目指し 通常の場合は、高々 1 回のキャッシュ・ミスでアドレス変換 命令の拡張やバスの短縮 が可能になった。アドレス変換の高速化は、システム全体 POWER2 アーキテクチャーでは命令体系も拡張されてい の一覇皀に大きな効果がある。 る。追加された命令の主なものは、 4 ワード単位の Load / 最大限の性能向上を引き出すために、パフォーマンス・ savegp 、平方欄寅算叩 -p (SQRT) 、浮動小魏点データから モニター ()l 覇皀諡見 ) 機能も撼共されている。パフォーマン 整数データへの変換 ( 日 oat ヨ n 換 ) 命令などである。どの ス・モニターによって、キャッシュ・ミスや TLB ミス、各ユ ニット窈吏用命令実行の分布などの実測が可能になる。 命令も 4 覇皀向上を主眼として追加されたものである。 特に SQRT 命令を CPU レベルで持っているのは、大きな特 これらの情報はパフォーマンス・ポトルネックの言面に利 徴といえる。ライプラリー・ルーチンで SQRT を実現してい 用でき、アプリケーションやシステム動イ乍のチューニング に活かすことができる。 コンバイラーの最適化技術 て、 POWER 用、 PowerPC 用、 POWER2 用のそれ CPU の能力を最大限に引き出すには、コンバ ぞれに固有の最適化を実施する イラーの最ミヒ技術力不可欠である。 CPU 処理 第 3 のレベルは、アプリケーションのコンテキ の高速化のためにコンバイラーの最適化に着目 ストにあわせた最適化であるサプルーチンの することは、 R 旧 C の世界では常識である。 POWER/PowerPC/POWER2 用のコンノヾイラ インラインイしストーレッジ・エイリアス、浮 動小数点演算精度の自動最適化など、オプショ ーとしては、旧 M から XL コンバイラーがリリー ンできめ細かく指定することで、アプリケーシ スされている。このコンバイラーは、 4 つのレベ ョンの特性に合わせた最適化を実施できる。 ルで最ヒをかけることができる。 第 4 のレベルは、プリプロセッサーによる最適 第 1 のレベルは「一 0 オプション」によるべー ス・最ミヒである。これはプログラムのコンテキ 化である。ソース・レベルで最適化されたコー ストをそれほど意識せず、基本的な最適化技法 ドを生成する。 これらの最ミヒオプションを組み合わせて利 によってコードの変更を実施する。プログラム ~ 用することによって、アプリケーションのパフ によって効果のばらっきはあるが、これだけで ォーマンスを最大化できるい特に浮動小数 . 寅 も 2 ~ 3 倍のノヾフォマンス向上が期待できる。 算を多用するアプリケーションで、大きな効果 第 2 のレベルは、アーキテクチャー依最適 を期待できる。ー 化である。プログラムを実行する CPU にあわせ 6

この度を実現したのは、最小 0.6 ミクロン・バターン の CMOS と、 4 層メタル構造の技術である。 0.6 ミクロン CMOS は他にも例があるが、それに 4 層メタルを組み合 わせた製造技術は画期的だといえる。 クロック周波数は 66MHz と決して高くない。この周波数て 62.6SPECint92/72.2SPECfp92 という数値は驚勺である。 高性能の CPU では発熱量カ澗題になるが、 601 は、クロッ ク周波数を無闇に上げることなく高い性能を実現している ため、最大消費電力を 8.5W まで印えることに成発熱の 間題を解決している。 POWE 日を超え、さらに進化した 命令ティスパッチ この性能を実現しているのは、スーバースカラーによる 並列処理である。スーバースカラー度が 3 というのは、スー バースカラーによって 3 つのバイプラインが並列に実行で きることを意味する。図 2 のプロック・ダイアグラムに示す 、 601 は、プランチ、整数演浮動小魏寅算の、 3 つのバイプラインを持った構成になっている。各バイプラ インに命令をディスノヾッチするのは、叩 -p キューとディス バッチ・ロジックである。 CMOS テクノロジーの結晶 図 3 に示すように、叩 -p はキャッシュから叩 -p キューに蓄 280 万素子を 1 チップに集積 えられ、ディスパッチ・ロジックを経てバイプラインに送 PowerPC 601 ( 以下 601 ) は、 PowerPC の最初のチップで られる。命令キューには同時に 8 命令がロードされ、そのう ある。当初の POWER や POWER2 がマルチチップ構成である ち先行する 4 命令が同時にディスパッチ・ロジックに渡され のに対して、 1 チッフ構成で実現されている。イ士様を表 1 に示 る。ディスパッチ・ロジックではこれら 4 叩 -p について命令 す。およそ lcm 角のチップに約 280 万個ものトランジスター の同時実行の可否をチェックし、 3 つのバイプライン・ユニ か集積されている。 ットのいくつかに命令をディスパッチするのである。 表 1 Powe 「 PC 601 の仕様 アーキテクチャー スーバースカラー度 動作周波数 キャッシュ容量 SPECint92 SPECfp92 トランジスター数 チップ製造技術 最大消費電力 チップ面積 0 圓町些 0 仟 CHIP 0 日Ⅳ E 0A0 0 仟 CHIP 0 RS T 4 、阯 A 第 ON ー 0 味 A 砒 ~ …圧 G 催 G 博証 トをヨ PowerPC 601 のダイは、先進の 0.6 ミクロン技術で製造されている。 ダイ上では、 32 キロバイトのキャッシュが大きな面積を占めている。 POWER アーキテクチャー ( スーバースカラー R 旧 C ) 3 66MHz 32 キロバイト 62.6 72.2 SPEC は Systems Performance Evaluation Co-op. の略称で、 SPECint92 は 6 本の C による整数演算 アプリケーションの実行速度について、 VAXI 1 / 780 との比をとり、幾何平均したもの。 SPECfp92 は FORTRAN によるもの 12 本、 C によ るもの 2 本 ( 倍精度浮動小数点演算 9 本、単精度 浮動小数点演算 4 本 ) について同様の幾何平均 をとったもの。 約 280 万個 0.6 ミクロン 4 層メタル CMOS 8.5W 約 120 平方ミリメートル

NEWS 価格は 498 万円から。 で、 CPU に SuperSPARC 十 (60MHz) 価格は 475 万円から。 ◆ JSIO / M61 を使用。内部 / 外部キャッシュは 36KB/ 各製品の出荷開始は 1994 年 1 月。 SPARCstation 10 Mode161 の互換機 IMBO ・ CTC 動作環境は SunOS ・ 4.1.1 以降、または SPARC アドバンスド・サービス SoIaris 2 . x 、主記憶 48MB 以上、 HDD424MB 以上。 伊藤忠テクノサイエンス (Tel 03 ー 3649 価格は、 SPARCstation 2/IPX のアド SPARC POWER uP チップの実装、ポ ー 7329 : シーティーシー・テクノロジー ) は、 バンスド・サーピスがいすれも 300 , 000 ードのアップデートまでをおこなう。 SPARC アドバンスド・サービスとして、 円、メモリオプションが 200 , 000 円で、そ SPARC POWER uP は、倍クロック SPARCstation 2 (SS2) /IPX (IPX) の れぞれ 4X4MB/16MB を拡張できる。 技術によって CPU クロックを高速化した 純正 CPU ポードへの WEITEK の もの。 ・ NetOne EtherSwitch EtherSwitch-EPS ・ 5興 リーズ EPS ー 1500 / 500 の全二重対応版の ネットワンシステムズ ( Tel 03 ー 3798 ー 5561 ) は、米 Kalpana の EtherSwitch シ 販売を開始した。 全二重 / 半二重対応で 10Base-T コネ 価格は、 EPS05 ー 03 が 666 , 000 円から、 クタ装備のハプスイッチ「 EPS05 ー 03 」、筐 EPS15 ー 03 が 504 , 000 円から、 EPP203/ 体内に二重電源を装着した EPS-1500C 204 / 205 は各 175 , 500 円。従来品のハプス シャーシー「 EPS15 ー 03 」。 EPP 追加モジュ ⅢⅢⅢ日ⅢⅢⅢⅢ ⅢⅱⅢⅢⅢⅢⅢⅢ ール「 EFP203 / 204 / 205 」で、追加モジュ イッチ ( 半二重 ) は 848 , 000 円からが 630 , ⅢⅢⅢⅢⅢⅢⅢ ⅢⅢⅢⅢⅢⅢ日Ⅲ ールの EPP203 / 204 は 10Base ー T 全二 000 円からに、追加モジュール ( EPP201 / 202 ) が 220 , 000 円から 157 , 500 円に値下 重に、 EPP205 は 10Base2 BNC コネク げさ最大構成で 21 % の値下げになる。 タに対 •TELEBIT LAN マルチフロトコル・ルータ 米 Telebit は、 ISDN 対応の公衆回線 / トコルをサポートし、自動回線接続 / 切断 専用回線による LAN 間接続マルチプロ 機能をもつ トコル・ルータ「 NetBlazer PN 」の販売 2 ) 専用回線 / 公衆回線 / ISDN に対応し、専 用回線自動ダイヤル・バックアップ / イ当夏機 を開始した。 コンフィギュレーション機能 NetBlazer ファミリーの新モデルで、 5)MS-Windows 対応のコンフィギュレ 能をもっ NetBlazer2.1 をベースにしたもの。 3 ) Ethernet 、 SNMP 、 SLIP 、 PPP に対 ーション・ソフトウェア添付 おもな特徴は以下のとおり。 価格は 598 , 000 円。 心、 1 ) TCP/IP 、 IPX 、 AppleTaIk の各プロ 4 ) 5 段階のセキュリティ機能、 リモート・ •NEC 「 IP45 / 330 」「同 / 340 」の販売を開始した。 TCP/IP 、 IPX に対応、公衆回線自動接 続のダイヤルアップ・ルータで、おもな特 徴は以下のとおり。 日本電気 ( Tel 03 ー 3798 ー 7863 ) は、小規ー模ネットワーク向けの LAN 間接続装置 I)CPU に 80386SX ( 25MHz ) を使用、主 UNIX MAGAZINE 1994.1 ダイヤルアッフ・ルータ 9

■旧 M オペレーティング・システムの将来 おうとしているわけですね。 Van Fleet : そのとおりです。これには都合のよい面が あります。 OS/2 を高性能サーバーの OS として利用す るために、 lntel べース以外のプラットフォームで実行 可能にするという目標にうまく適合するのです。 既存の OS に手を入れる場合、一からやりなおさなけ ればならない部分がたくさんあります。しかし、中立的 なマイクロカーネルとパーソナリティ・ニュートラル・ サーバーを利用すれば、ある OS に固有のコードを最小 限にし、修正するコードの量を減らすことができます。 また、いまはこのような大規模なやりなおしにちょう どよい時機です。 OS/2 はいすれにせよ手を加える必要 があったし、マイクロカーネルの技術はすでに確立して います。 ですから、ます OS/2 でこの作業を開始し、 UNIX の 機能などをどんどん追加していこうと考えています。 のような方針で開発を進めていますが、実際いつごろま でに完了するかは明らかではありません。 Windows NT は、 OS 本来のインターフェイスで ある Executive4 の仕様をまったく公開していません。 これらパーソナリティ・ニュートラル・サーバーの仕様 は公開されるのでしようか ? Van Fleet : IBM のマイクロカーネル上に自社のパー ソナリティを用意したいという企業とは、協力して作業 を進めていきます。 Sun, Apple 、 Hewlett-Packard な どには、共通のマイクロカーネルやサーバーについて打 診しています。 OS の改定に当たって、これらを利用した い企業があれば、公開していきます。 この新しい規格と PowerOpen5 、 ABI (Applica- tion Binary lnterface) 6 との関係はどうなるのです か ? Van FIeet : PowerOpen はあくまで AIX について の規格で、アプリケーションとのインターフェイスは IBM が決めます。もちろん、 WorkPlace OS はこれら A Ⅸのインターフェイスをすべて実装できますが・ PowerOpen は、実装ではなく仕様で、 UNIX の仕様に 4 Windows NT は、アプリケーションへのインターフェイスを提供するサプ システムと、サプシステムにサーピスを提供する OS の本体部分 Executive からなっている。 5 AIX をベースに、 PowerPC 上で動作するアプリケーションのためのインタ ーフェイスを定義したもの。 6 同一のバイナリ・プログラムを複数の OS で利用できるようにするための実 30 行環境のインターフェイス定義。 AIX で用意されているいくつかの機能を追加したもの です。 X/Open とは競合するのではなく包含する関係に あり、オプジェクト管理ツールなどが追加されています。 WorkPIace OS のほうは、当面はほとんど Power- PC 上の OS/2 といったものです。 PC 用の UNIX アプ リケーションは実行できるでしようが、高性能 3D グラ フィックス・アプリケーションは実行できないでしよう。 PowerOpen の仕様すべてを満たすことはありません。 WorkPlace OS では、 AIX の機能をすべて実現し、 PowerOpen の仕様を満たすようになるまで、すこしす つ機能を追加していきます。 PowerPC で動作するほかの OS 、 Taligent や Apple の System7 との関係はどうなるのでしよう ? Van Fleet : マイクロカーネルはオープンなものです から、どのような OS でも IBM のマイクロカーネル環 境で実行できると考えています。 OS を作る場合には、 のマイクロカーネルを使うか使わないかを決めなければ ならないということです。 AppIe が望めは、 System 7 をその上に載せることもできます。 ありがたいことに Taligent は、 WorkPlace OS と 同しマイクロカーネルを採用しています。 IBM と Taligent 社の合意では、 Taligent は IBM のマイクロ カーネルと、独自のオプジェクト・サーバーを使用する ことになっています。ただし、 IBM のパーソナリティ・ ニュートラル・サーバーの多くが、 TaIigent のオプジェ クト・サーバーとして使用されることになるでしよう。 オプジェクト間のインターフェイスは、 Work- Place OS と TaIigent で共通なのですね。 Van Fleet: すでに OS / 2 や AIX に追加されている オプジェクト間のインターフェイス 7 は、 Taligent と共 通です。 OS/2 や AIX 上でオプジェクト・べースのアプ リケーションを書くことができます。これらのアプリケ ーションは、 Taligent が登場する時点では Taligent で も動作するでしよう。 TaIigent のパーソナリティは IBM のマイクロカーネル上で動作しているため、 OS/2 や DOS 、 UNIX のバーソナリティと同様に Work- PIace OS の一部として組み込まれます。 この集約された OS は、オペレーティング環境と呼ば 7 OS やアプリケーションを構成するオプジェクト間で使用される、メッセー ジ転送のインターフェイス。たんなるデータ、制御の転送だけでなく自分が 実装するメソッドの公開方法なども含む。 UNIX MAGAZINE 1994.1